久久久久久久久免费_久久久久久久久网站_久久久久久久久一区_久久久久久久网_一级免费在线_一级女人真人毛片免费看

岗位要求：
1)深入理解FPGA产品生命周期及开发流程，熟练掌握verilog HDL或VHDL语言；
2)熟练使用ISE、vivado、QuartusII 、Libero、Modelsim、Questasim、IUS、Leda、HDL Designer、PT等FPGA开发验证工具；
3)熟悉Xilinx、Actel等公司的FPGA使用；
4)熟悉Shell、Tcl脚本语言，具有后端时序基础，熟悉静态时序验证方法的优先；
5)通信/集成电路/电子/计算机/自动化控制相关专业，具有通信FPGA开发或验证经验优先；
6)了解常用通信等协议以及校验算法；
7)具备较强的沟通及需求理解能力。
岗位职责：
1)负责按照验证流程和验证方法要求进行编码规则检查、人工走查、功能测试、性能测试、余量测试等，并编写相应的输出文档；
2)负责定位发现的问题并编写报告；
3)负责对回归测试进行验证，并对验证发现问题修改情况进行追踪；
4)负责对所参与项目进行评审和归档工作；
积极完成部门领导及项目负责人要求的其他工作安排。
此岗位为常驻地为四川成都29所内。